반복영역 바로가기
주메뉴로 바로가기
본문으로 바로가기

유망기술찾기

유망기술검색

유망기술찾기 유망기술검색

중소기업 기술로드맵 조회결과

로드맵 분류표 보기    
반도체 패키징 소재
* 발행 년도 : 2017년
1. 기술로드맵

반도체 패키징 소재 기술로드맵

2. 개요
가. 정의 및 범위
  • 반도체를 이용한 패키지에 사용되는 기판 소재 및 반도체 패키지 공정에서 사용되는 패키지 공정 소재를 말함
  • 반도체 공정에서 사용되는 소재와 반도체 패키지 공정 소재를 말하며, 최근에는 LED 등의 패키지 소재를 포함
나. 주요 제품

[ 공급망 단계별 주요제품 분류 ]

공급망 단계별 주요제품 분류
대분류중분류 (공급망 단계)세부제품
반도체 패키징 소재 중간재 소재 패키지 기판 저열팽창 패키지 소재, 저유전율, 기판소재, 고열 전도 기판소재
패키지 공정 소재 고방열 EMC paste, 고방열 underfill paste, EMC용 film, 고방열 LED 몰딩 paste
Blending 소재 halogen free 소재, 고내열 epoxy 소재, 내습 실리콘 resin 소재, 고방열 resin 소재
원료형 소재 stripper PR stripper 소재, PR developer 소재, Mask 세정제
도금소재 potassium gold cyanide, 기타 도금 원료 소재
원료 resin epoxy resin, Silicon resin
3. 시장현황 및 전망분석

반도체 패키징 소재 품목의 세계시장 규모는 2016년 66억 달러 규모이며, 2016년부터 2021년까지 연평균 61.7% 성장하여 730억 54백만 달러의 시장 형성이 전망

[ 반도체 패키징 소재의 세계 시장규모 및 전망 ]

(단위: 백만 달러, %)

반도체 패키징 소재의 세계 시장규모 및 전망
구분‘16‘17‘18‘19‘20‘21CAGR
세계시장 6,629 10,720 17,330 27,940 45,179 73,054 61.7

* 자료: SEMI(2015.07), 반도체 분야 산업기술로드맵(2012) 자료를 바탕으로 전망치 추정

반도체 패키징 소재를 사용하는 Application은 반도체 전분야에 걸쳐 다양한 가운데, 그 중에서도 2017년 TSV 3D IC 시장 규모는 총 18억 달러로 예상되며 이중 Graphic, Mobile, Network, PC 부문 등에 사용되는 DRAM, NAND, Wide I/O Memory 등 Memory 반도체 관련 부문의 시장 규모는 총 7.6억 달러로 42%의 비중에 달할 전망

  • 초기에는 Image Sensor, DRAM 등 동종 반도체 간 단순 적층 위주로 시장이 형성되다가 향후에는 Logic + Memory, Logic + Logic 형태로 발전할 전망
  • DRAM의 경우 주 사용처인 PC, Server/Networking, Graphics, Mobile 부문에서 TSV는 모두 사용. Server / Networking (HMC), Graphics (HBM), Mobile (Interposer 이용 TSV) 등 각 부문별로 여러 적층 방식이 사용될 전망
  • 대부분의 적층에 사용될 Wide I/O DRAM은 TSV를 이용하여 Data 입출력 단자 수를 늘림에 따라 퍼포먼스를 크게 개선한 DRAM

[ 반도체 패키징 소재 Application 별 시장 규모 전망 ]

반도체 패키징 소재 Application 별 시장 규모 전망

*자료: Yole Development

나. 국내시장
국내시장 규모는 2016년 680억 원 규모로 추산되며, 2016년부터 2021년까지 연평균 101.3%의 높은 성장률로 2조 2,343억 원의 시장을 형성할 것으로 전망
국내 공급자들은 지금까지 세계시장의 주요 공급업체들의 높은 진입 장벽으로 시장진입이 여의치 못했으나 2015년 이후 점차로 시장에 진입하기 시작

다만, 아직까지 국내 주요 반도체 후공정 업체들은 차세대 반도체 패키징 공정 시장에 적극적으로 참여하지 않음.

  • 이는 STS반도체통신, 하나마이크론, 시그네틱스 등 주요 반도체 패키징 업체들의 대규모 설비 투자에 따른 부담에 기인

[ 대기오염 방지설비 세계 시장 규모 및 전망 ]

(단위 : 억 원, %)

대기오염 방지설비 세계 시장 규모 및 전망
구분‘16‘17‘18‘19‘20‘21CAGR
국내시장 680.4 1,369.6 2,757 5,549.8 11,171.7 22,343.4 101.3

* 자료 : SEMI(2015.07), 반도체 분야 산업기술로드맵(2015) 자료를 바탕으로 전망치 추정

4.기술분석
가. 기술환경 분석

반도체 패키징 소재 공정은 전기적인 연결이라는 관점에서 볼 때, 반도체 칩과 전자제품 메인보드의 회로 폭에 차이가 있기 때문에 필수적이며, 전자 제품을 동작시키는 역할의 반도체 칩은 그 자체로는 아무런 역할을 할 수 없고 전자 제품을 구성하는 회로에 연결되어야 비로서 반도체 칩의 기능을 수행 할 수 있음

  • 반도체 칩을 회로 위에 바로 장착할 수 없으므로 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 역할을 바로 반도체 패키징이 담당

[ 반도체 패키징 공정 개략도 ]

반도체 패키징 공정 개략도

※자료 : 하나마이크론

QFN(Quad Flat No-Lead)

  • QFN 패키징 방식은 구리 리드프레임 위에 반도체 칩이 올라가고 와이어 본딩을 한 후 몰딩을 한 형태
  • 리드가 없어서 작고 가벼우며 전기적 성능과 열적 특성이 우수하고 신뢰성이 좋음
  • QFN 패키징 방식은 반도체 패키징 중 가장 저렴하면서도 지속적으로 사용되는 패키징 방식

FOWLP(Fan Out Wafer Level Package)

  • 칩 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는 장점 보유

    [ FOWLP 패키징 구조 ]

    FOWLP 패키징 구조

  • FOWLP 패키지는 공정이 간단하고 두께를 얇게 구현할 수 있어서 BGA보다 소형화와 박형화가 가능하고 열 특성과 전기적 특성이 우수하여 모바일 제품에 적합
  • 경박단소형의 장점이 있는 FOWLP는 초기 I/O 150~250 핀의 집적회로를 시작으로 점차 300 핀 이상의 집적회로로 확대될 것으로 전망
  • 베이스밴드와 아날로그 집적회로, RF(Radio Frequency)소자에 적용되기 시작하여 AP(Application Processor)와 PMU(Power Management Unit)에 확대 적용 예정
  • FOWLP는 기존 패키지 대비 칩 크기를 1/16 정도의 수준으로 줄일 수 있고, 인쇄회로 기판을 사용하지 않아서 기존 패키지 공정 대비 원가 경쟁력이 높으며, 하나의 패키지에 다양한 기능의 칩들을 실장하는 SiP가 가능해 빠르게 변하는 모바일 기기와 사물 인터넷 시장에서 매우 유리한 패키징 기술임

    [ FOWLP 패키징 프로세스 ]

    FOWLP 패키징 프로세스

TSV 패키징 기술(Through Silicon Via)

  • TSV은 실리콘 웨이퍼의 상부와 하부를 전극으로 연결하여 최단거리의 신호 전송경로를 제공하므로 패키지의 경박 단소화게 가장 유리
  • 일반적인 TSV 공정은 레이저 천공이나 화학적 식각을 이용하여 웨이퍼에 구멍을 뚫은 후 도금 방식을 이용하여 구멍을 메우는 방법을 사용

    [ 기존 패키지와 TSV 간 비교 ]

    기존 패키지와 TSV 간 비교

    ※자료 : Elpida

  • 정렬 및 부산물 처리 문제로 레이저 천공보다 화학적 식각 방법을 선호하며, 대표적으로 DRIE(Deep Reactive Ion Etching)를 이용
  • DRIE는 플라즈마를 이용하여 실리콘 웨이퍼에 수직으로 구멍을 뚫고 구멍을 금속으로 채우게 되는데, 구리가 가장 많이 사용
  • 우선 구리 도금을 위해 구멍 내부에 3층으로 이루어진 시드(seed) 층을 형성, 시드 층은 구리와 실리콘 사이의 절연을 위한 유전체 층, 실리콘에 치명적인 구리가 확산되지 않도록 하기 위한 접착/확산방지 층, 구리 도금을 위한 구리 시드 층의 순서로 구멍 내벽에 형성
  • 이와 같은 기본적인 공정들 이외에 포토 마스크 공정, 웨이퍼 박화(thinning) 공정, 평탄화 공정(CMP), 얇은 웨이퍼를 이동시키기 위한 웨이퍼 본딩/디본딩 공정 등이 추가가 필요

3D Si 집적과 달리 3D IC 집적은 TSV 및 마이크로 범프를 이용하여 무어의 법칙을 따르는 어떠한 칩들도 3차원으로 적층 가능

  • 3D IC 집적방식에는 메모리 칩 적층, 인터포저(interposer) 방식 두가지가 존재

메모리 칩 적층 (3D IC 집적)

  • 메모리의 용량을 증가시키기 위한 방법으로 50㎛ 두께의 8개의 메모리 칩들을 TSV와 마이크로 범프를 이용하여 적층

[ TSV와 마이크로 범프를 이용한 8단 적층 칩 ]

TSV와 마이크로 범프를 이용한 8단 적층 칩

※자료 : Semi, Gartner

수동 인터포저 (2.5D IC 집적)

  • TSV 기술은 고전력, 다핀, 미세 피치 CPU와 최대 밴드 폭 및 저전력 메모리 칩을 적층하기 위해 로직, 마이크로프로세서, 와이드 I/O 인터페이스를 가진 메모리와 같은 능동 인터포저에 사용 가능
  • Memory/Logic과 CPU/Logic 두 개의 칩을 유기물 기판에 수평적으로 배치하는 것에 비해 면적과 크기가 작고, 고성능, 저비용을 실현
  • 이 경우 CPU는 능동 TSV의 역할을 하지만 CPU와 메모리칩의 소자의 고밀도와 회로의 복잡성 때문에 비아-미들(via-middle) 또는 비아-라스트(via-last) 공정을 이용하여 TSV를 뚫을 공간을 확보하는 것은 매우 어렵고 또한, 크기나 핀 수가 다른 CPU와 메모리칩을 부착시키기 위해서는 설계의 자유도나 성능에 일부 제약이 존재

[ Memory/Logic + CPU/Logic 3D IC 직접 ]

Memory/Logic + CPU/Logic 3D IC 직접

※자료 : Semi, Gartner

수동 인터포저 (2.5D IC 집적)

  • TSV는 초미세 피치, 다핀, 고전력, 고밀도의 무어의 법칙 IC 칩을 지원하는 수동 인터포저에도 사용 가능
  • 칩의 미세 피치 패드 어레이를 간단하고 얇은, 빌드업 층을 가지지 않은 유기물 기판상의 비교적 큰 피치의 패드에 재배치하기 위해서는 중간 기판(수동 TSV 인터포저)이 필요

[ 수동 인터포저를 가진 Memory/Logic + CPU/Logic 3D IC 직접 ]

수동 인터포저를 가진 Memory/Logic + CPU/Logic 3D IC 직접

※자료 : Semi, Gartner

수동 인터포저 (3D IC 집적)

  • 저비용 방열 3D IC 집적 SiP의 실현을 위해서는 수동 TSV 인터포저를 통한 칩 간 연결을 사용
  • 능동 칩에 구멍을 내는 대신 수동 TSV 인터포저를 가진 기존의 칩을 사용하므로 아주 경제적이며 또한, 능동 칩을 얇게 하거나 금속화가 필요 없으며, 능동 웨이퍼에 지지 웨이퍼를 임시 본딩하고 제거하는 공정의 생락 가능
  • 이와 같이 수동 인터포저는 고밀도 TSV, RDL, IPD를 가진 실리콘 인터포저로 서로 다른 피치, 크기, 위치의 패드를 가진 다양한 무어 칩을 연결
  • MPU, GPU, ASIC, DSP, MCU, RF, 고전력 메모리와 같은 모든 고전력 칩들은 플립 칩 형태로 TSV 인터포저의 상부에 위치하여 열 방출을 용이하게 하며, MEMS, MOEMS, CIS, 메모리 등의 저전력 칩들은 플립 칩 또는 와이어 본딩 형태로 인터포저의 하부에 부착되는 방식으로 3D IC 집적 SiP의 가장 유효한 방식

[ TSV/RDL/IPD 인터포저를 갖는 3D SIP ]

TSV/RDL/IPD 인터포저를 갖는 3D SIP

※자료 : Semi, Gartner

5. 핵심요소기술 선정
  • 확정된 요소기술을 대상으로 산․학․연 전문가로 구성된 핵심요소기술 선정위원회를 통하여 중소기업에 적합한 핵심요소기술 선정
  • 핵심요소기술 선정은 기술개발시급성(10), 기술개발파급성(10), 단기개발가능성(10), 중소기업 적합성 (10)을 고려하여 평가

[ 반도체 패키징 소재 분야 핵심요소기술 ]

반도체 패키징 소재 분야 핵심요소기술
분류핵심요소기술개요
충진 충진 소재 기술 납에 대한 환경규제 강화에 대응하는 납 대체 저비용 친환경 충진 소재, 고정밀 내열성 언더필 소재 등을 개발하는 기술
본딩/범핑 웨이퍼 Thinning(연마) 소재 기술 Back grinding 및 기계화학적 연마(CMP) 소재를 개발하는 기술
칩 접합 소재 기술 칩에 뚫린 미세한 크기의 구멍에 맞춰 매우 정밀하 게 솔더펌프를 형성하는 신규 소재를 개발하는 기술